반도체 전문 온라인 매거진 - 올포칩

2배의 성능, 550만 로직 엘리먼트 용량, 이종적 3D SiP 집적, 가장 포괄적인 보안 기능 제공

• Intel 14nm Tri-Gate를 기반으로 하고 혁신적인 HyperFlex 아키텍처를 채택함으로써 Stratix 10 FPGA 및 SoC은 2배의 성능과 지극히 뛰어난 전력 효율을 달성한다.

• 이종 3D SiP(system-in-package) 집적의 새로운 시대를 개막함으로써 차세대 트랜시버 기반 솔루션으로 확장성과 유연성을 가능하게 하고 제품 출시 시간을 단축한다.

• 혁신적인 Secure Device Manager를 도입함으로써 업계에서 가장 포괄적인 고성능 FPGA 보안 기능들을 제공한다.

Altera는 자사의 Stratix® 10 FPGA 및 SoC으로 적용하고 있는 아키텍처 및 기술적 세부사항들을 발표하였다. Stratix 10 제품군은 비약적으로 향상된 성능, 통합 수준, 밀도, 보안성을 제공하는 Altera의 차세대 하이엔드 프로그래머블 로직 디바이스 제품군이다.

Stratix 10 FPGA 및 SoC은 Intel®의 14nm Tri-Gate 프로세스를 기반으로 하고 Altera의 혁신적인 HyperFlex™ FPGA 패브릭 아키텍처를 적용함으로써 이전 세대 FPGA들에 비해서 2배 더 높은 코어 성능을 제공한다. 업계에서 가장 성능이 높고 밀도가 높은 FPGA인데다 첨단의 임베디드 프로세싱, GPU급 부동소수점 연산 성능, 이종적 3D SiP 집적을 결합함으로써 고객들이 이전에 가능하지 않았던 방식으로 차세대 통신, 데이터센터, IoT 인프라, 방위, 고성능 컴퓨팅 시스템의 까다로운 요구를 충족할 수 있도록 한다.

Altera의 마케팅 선임 부사장인 Danny Biran은 “우리 회사가 Stratix 10 FPGA 및 SoC으로 제공하는 성능은 업계에서 지금까지는 전혀 생각할 수 없었던 수준이다. Stratix 10 FPGA 및 SoC을 이용함으로써 고객들은 지금까지는 FPGA로 할 수 없었던 방식으로 시스템을 설계하고 혁신을 이룰 수 있게 되었다”고 말했다.

HyperFlex 아키텍처, 모든 곳으로 레지스터 도입
Stratix 10 FPGA 및 SoC은 Altera 디바이스로서 최초로 Altera의 새로운 HyperFlex 아키텍처를 채택하고 있다. HyperFlex 아키텍처는 지금까지 10년의 기간 동안에 FPGA 업계에서 가장 의미 있는 패브릭 아키텍처 혁신이 될 것으로 기대된다. Intel의 14nm Tri-Gate 프로세스를 채택함으로 인한 프로세스 노드 상의 우위에다 HyperFlex 아키텍처까지 결합함으로써 경쟁사 차세대 하이엔드 FPGA에 비해서 2배의 코어 로직 주파수 향상을 이루게 되었다.

HyperFlex 아키텍처는 모든 코어 인터커넥트 배선 구역으로 레지스터를 도입함으로써, Stratix 10 FPGA 및 SoC으로 레지스터 리타이밍, 파이프라이닝, 기타 설계 최적화 기법들을 비롯한 검증된 성능 향상 설계 기법들을 활용하는 것을 가능하게 한다. 이러한 설계 기법들은 기존의 FPGA 아키텍처로는 도입하기가 현실적으로 여의치 않았다. HyperFlex 아키텍처는 디자이너들이 주요 경로 및 배선 상의 지연시간을 제거하고 자신의 디자인으로 빠르게 타이밍 종결을 달성할 수 있도록 한다. 또한 2배 더 높은 코어 로직 성능을 달성함으로써 경쟁 아키텍처로는 필요로 하는 지극히 폭넓은 데이터 경로와 스큐를 유발시키는 그 밖의 구조물들을 필요로 하지 않음으로써 디바이스 활용도와 전력을 크게 향상시킨다. HyperFlex 아키텍처는 필요한 로직 면적을 줄임으로써 고성능 디자인을 최고 70퍼센트까지 더 낮은 전력으로 작동할 수 있다. 이 아키텍처에 관한 더 자세한 정보는 www.altera.com/hyperflex에서 볼 수 있다.

이종 3D SiP 집적의 시대 개막
Stratix 10 FPGA 및 SoC 제품군의 모든 제품은 이종적 3D SiP 집적 기술을 이용해서 고밀도 모노리딕 FPGA 코어 패브릭과 여타의 첨단 소자들을 효율적이고 경제성 뛰어난 방식으로 통합하며, 그럼으로써 Stratix 10 FPGA 및 SoC의 확장성과 유연성을 높인다. 모노리딕 코어 패브릭은, 높은 밀도를 제공하기 위해서는 다중의 FPGA 다이를 사용해야 하는 경쟁사 이종 디바이스들을 사용할 때와 같은 접속 문제를 피할 수 있으므로 디바이스 활용도와 성능을 극대화한다. Altera의 이종적 SiP 집적은 Intel의 특허보유 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 활용해서 가능하게 되었다. 이 기술은 인터포저 기반 기법에 비해서 더 높은 성능을 달성하고, 복잡성을 줄이고, 비용을 낮추고, 향상된 신호 무결성을 달성한다.

Stratix 10 제품군의 첫 제품들은 EMIB 기술을 사용해서 고속 직렬 트랜시버 및 프로토콜 타일과 모노리딕 코어 로직을 통합한다. 이종적 3D SiP로 고속 프로토콜 및 트랜시버를 통합함으로써 Altera는 변화하는 시장 요구에 따라서 다양한 유형의 Stratix 10 디바이스 제품 버전을 빠르게 제공할 수 있게 되었다. 예를 들어서 이종적 3D SiP 통합을 통해서 Stratix 10 디바이스로 더 높은 트랜시버 속도(56Gbps), 새롭게 등장하는 변조 형식(PAM-4), 새로운 통신 표준(PCIe Gen4, Multi-Port Ethernet), 그 밖에 아날로그 또는 고대역폭 메모리 같은 기능들을 빠르게 지원할 수 있게 되었다.

Stratix 10 제품군의 다양한 밀도의 제품들로 64비트 ARM® 쿼드코어 Cortex®-A53 하드 프로세서 시스템(HPS)을 통합하고 이와 함께 시스템 메모리 관리 유닛, 외부 메모리 컨트롤러, 고속 통신 인터페이스 등의 풍부한 주변장치 기능 셋을 제공한다. Stratix 10 SoC을 앞세워서 Altera는 하이엔드 SoC FPGA를 공급하는 유일한 회사로서 업계에서의 선도적인 위치를 더욱 더 강화하게 되었다. 이 범용성 뛰어난 컴퓨팅 플랫폼은 지극히 뛰어난 적응성, 성능, 전력 효율, 시스템 통합, 설계 생산성을 가능하게 함으로써 다양한 유형의 고성능 애플리케이션에 이용하기에 적합하다. 설계자들은 자사의 고성능 시스템으로 Stratix 10 SoC을 사용함으로써 하드웨어 가상화를 할 수 있을 뿐만 아니라 가속화 프리-프로세싱, 원격 업데이트 및 디버그, 구성, 시스템 성능 모니터링 같은 관리 및 모니터링 기능들을 추가할 수 있을 것이다.

포괄적인 보안 기능들을 통합함으로써 최대의 디자인 보호 달성
Stratix 10 FPGA 및 SoC은 고성능 FPGA로 업계에서 가장 포괄적인 보안 기능들을 통합한다. 이를 위한 핵심적 요소가 혁신적인 Secure Design Manager(SDM)이다. Secure Design Manager는 섹터 기반 인증 및 암호화, 다중 인자 인증, PUF(physically unclonable function) 기술 같은 보안 기능들을 제공한다. Altera는 Athena Group과 IntrinsicID를 비롯한 파트너사들과 협력을 통해서 Stratix 10 FPGA 및 SoC으로 세계 정상의 암호화 가속화 및 PUF IP를 제공한다. 이와 같은 보안 수준을 달성함으로써 Stratix 10 FPGA 및 SoC은 방위, 클라우드 보안, IoT 인프라 등의 애플리케이션에 이용하기에 이상적으로 적합한 솔루션을 제공한다. 이러한 애플리케이션들에서는 다층적인 보안과 분리적인 IP 보호를 중요하게 요구하기 때문이다.

Stratix 10 FPGA 및 SoC에 이용하도록 Enpirion PowerSoC 제공
Stratix 10 FPGA 및 SoC에 이용하도록 Altera의 Enpirion PowerSoC 전원 솔루션을 지원한다. Enpirion PowerSoC은 엄격한 성능 및 전원 상의 요구를 충족할 수 있을 뿐만 아니라 극히 소형화된 풋프린트로 높은 효율을 달성한다.

수백만 LE 디자인으로 빠르게 타이밍 종결 달성
Altera의 Quartus® II 소프트웨어에 도입하고 있는 새로운 Spectra-Q 엔진은 HyperFlex 아키텍처로부터 비롯되는 성능, 전력, 면적 절약의 이점을 극대화하도록 하면서 또한 Stratix 10 FPGA 및 SoC을 이용하는 디자이너의 설계 생산성을 향상시키고 제품 출시 시간을 단축하도록 한다. Quartus II 소프트웨어는 최대 8배의 컴파일 시간 단축, 다양한 방식의 신속하게 추적 가능한 설계 입력, 드롭인 IP 통합, OpenCL 지원, 고수준 설계 플로우 등의 새로운 기능들을 추가함으로써 Altera가 설계 소프트웨어 있어서도 한 걸음 더 앞서나가도록 하고 있다. Spectra-Q 엔진에 관한 더 자세한 정보는 www.altera.com/spectraq에서 볼 수 있다.

Stratix 10 FPGA 및 SoC의 기술적 특징 요약:
• 모노리딕 다이로 최대 550만 로직 엘리먼트 제공
• 이종적 3D SiP 집적을 통해서 FPGA 패브릭과 고속 트랜시버 통합
• 최대 144개 트랜시버를 통합함으로써 이전 세대 제품들에 비해서 4배의 직렬 대역폭 제공
• 최대 1.5GHz로 동작하는 64비트 쿼드코어 ARM Cortex-A53 하드 프로세서 서브시스템 통합
• 하드 부동소수점 DSP를 통합함으로써 최대 10 TFLOPS 쓰루풋에 이르는 단정도 연산 가능
• Secure Device Manager: 포괄적인 고성능 FPGA 보안 기능 제공
• 앞선 SEU(single-event upset) 검출 및 스크러빙
• Arria® 10 FPGA 및 SoC과 풋프린트 호환이 가능하므로 편리하게 이전 가능
• Altera Enpirion 전원 솔루션을 이용함으로써 전력 효율 극대화 및 보드 면적 절약
• Intel의 14nm Tri-Gate 프로세스 기술 적용

공급
디자이너들은 Fast Forward Compile 성능 평가 툴을 이용함으로써 Stratix 10 디자인 개발 작업을 지금 바로 시작할 수 있다. Stratix 10 FPGA 및 SoC의 엔지니어링 샘플을 2015년 가을부터 공급할 예정이다. 임베디드 소프트웨어 개발자들은 Mentor Graphics에서 제공하는 SoC 가상 플랫폼을 활용함으로써 Stratix 10 SoC 임베디드 소프트웨어 개발 작업을 가속화할 수 있다. Stratix 10 FPGA 및 SoC 제품에 관한 더 자세한 내용은 현지의 Altera 영업 사무소로 문의하거나 www.altera.com/stratix10에서 볼 수 있다.

전망적 진술
이 보도자료는 1995년 증권 민사 소송 개혁법(Private Securities Litigation Reform Act)의 면책 조항에 근거해서 Stratix 10 FPGA 및 SoC과 이의 엔지니어링 샘플 공급에 관한 전망적 진술을 포함한다. 투자자들은, 이러한 전망적 진술은 실제 결과가 이러한 현재 예상과 달라질 수 있는 위험성과 불확실성을 포함한다는 점에 유의해야 한다. 이러한 위험성 및 불확실성에 대해서는 Altera의 증권 거래 위원회(Securities and Exchange Commission) 제출 문서에서 논의하고 있다. 이 문서는 Altera 웹사이트에 게재하고 있으며 Altera에 요청하면 무료로 받아볼 수 있다.