알테라Stratix III FPGA LVDS I/O에서 SGMII 지원

2008년 05월 13일

1.25Gbps의 인터페이스 속도를 제공하고 SGMII의 엄격한 지터 성능 요구조건을 충족시키는 Stratix III LVDS I/O는 트랜시버 없이 3가지 속도의 이더넷(10/100/1000 Mbps)을 지원한다. Stratix III FPGA는 LVDS 핀에서 기가비트 이더넷 SGMII를 지원하는 업계 최초의 프로그래머블 로직 디바이스로, 저비용, 저전력에 디바이스당 더 많은 인터페이스를 제공한다.

Stratix III FPGA에 탑재된 SGMII I/O는 디바이스가 플러그가 가능한 작은 크기의 광 모듈을 통해 기가비트 이더넷에 연결되도록 한다. Stratix III FPGA의 LVDS채널을 통해 고객들은 96-포트SGMII스위치와 같이 포트 수가 많은 애플리케이션에서 대량의 기가비트 이더넷 채널을 통합할 수 있다.

알테라의 데이비드 그린필드(David Greenfield) 고성능 제품 마케팅 선임이사는 “Stratix III FPGA는 타의 추종을 불허하는 저전력, 고성능 및 고밀도의 조합을 통해 고객에게 큰 가치를 제공하기 위해 디자인 되었다.”라며 “Stratix III FPGA의 LVDS I/O가 제공하는 빠른 데이터 속도와 낮은 지터 성능은 유선 애플리케이션에 비용 효율적인 SGMII기가비트 이더넷 인터페이스를 제공한다” 고 말했다.

Stratix III FPGA LVDS 채널은 아키텍처의 낮은 지터 성능, DPA (다이내믹 위상 정렬기) 및 소프트 CDR (클럭 및 데이터 복구) 모드의 결과로써 기가바이트 이더넷 SGMII을 지원한다. 프로그래머블 패브릭에 IP로 구현되는 소프트CDR은 클럭 임베디드 데이터에서 클럭을 추출함으로써 SGMII를 지원한다.