반도체 전문 온라인 매거진 - 올포칩

CMP를 통한 ST의 28nm FD-SOI CMOS 프로세스 지원은, 45nm(2008년 소개), 65nm(2006년 소개), 90nm(2004년 소개) 및 130nm(2003년 소개)를 포함한 기존 CMOS 세대를 CMP가 수년에 걸쳐 이들 대학및 설계기업에 지원해온 성공적인 협력관계를 바탕으로 결정되었다. CMP의 고객사들도 ST의 65nm및 130nm SOI는 물론, 130nm SiGe 프로세스들도 제공받을 수 있다. 실제, 170 여 대학 및 기업들이 ST의 90nm CMOS 프로세스 설계법 및 설계 키트를 제공 받았으며, 200개 이상의 대학 및 기업들이 ST의 65nm 벌크 및 SOI CMOS 프로세스에 대한 설계법 및 설계 키트를 제공 받았다.

2011년 CMP가 ST의 28nm CMOS 벌크 기술을 제공한 이래, 60 여 대학 및 미세전자 기업들이 설계법과 설계 키트를 제공 받았으며, 16 개의 IC가 이미 제조됐다.

CMP의 베르나르 꾸르투와(Bernard Courtois) 이사는 “이 공정기술들을 적용한 IC 설계에 관심이 매우 높다. 90nm(2009년 폐지)로 300여 프로젝트가 설계되었으며 벌크 65nm를 이용한 프로젝트는 이미 300여 개가 넘었다. 또한, 65nm SOI를 이용한 프로젝트가 이미 60개 이상이다. 유럽, 미국/캐나다 및 아시아에 있는 많은 정상급 대학들이 CMP와 ST간의 공조에서 이러한 혜택을 누리고 있다는 점도 주목해야 한다.”라고 언급했다.

CMP 멀티-프로젝트 웨이퍼 서비스로 첨단 IC를 수 십 개에서 수 천 단위의 소량 주문할 수 있게 됐다. 28nm FD-SOI CMOS 프로세스 비용은 1mm2 당 18,000유로이며, 최소 주문 단위는 1mm2이다.

ST의 설계 상용화 및 서비스 부문 부사장인 필립 마가색(Philippe Magarshack)은 “FD-SOI 기술을 활용한 첫번째 설계가 이미 진행중이어서 지금이 이 기술을 리서치 활동 기관들에게 제공하는 적절한 시점이다. ST의 FD-SOI 제조 프로세스로 설계를 FD-SOI에 쉽고 빠르게 포팅할 수 있으며, 파워 및 성능상에서도 상당한 이점을 볼 수 있다. 이에 더해, 대학들이 ST의 최첨단 기술을 접하는 것은 장기적으로 볼 때 기술 선도 기업으로서의 위치를 유지하고자 하는 자사의 의지에서도 최고의 젊은 엔지니어들을 영입하는데 도움이 될 것이다.

소이텍의 전세계 전략 사업 개발 부문 수석 부사장 스티브 롱고리아(Steve Longoria)는 “ST 및 CMP와 자사의 파트너쉽은 오픈마켓에 다양한 재료의 솔루션 제공에 대한 소이텍의 의지를 잘 보여주는 예이며 이를 통해 FD-SOI 에코시스템의 확대와 최첨단 기술 사용자들을 지원할 수 있을 것으로 생각한다. 이번 파트너쉽을 통해 소이텍의 FD-SOI 재료를 활용한 새롭고 혁신적인 제품을 만날 수 있을 것이며, 결과적으로는 대학들과 타 고객들에게 차세대 IC를 개발 및 테스트하는 확실한 길을 제시할 수 있을 것이다.”라고 밝혔다.