반도체 전문 온라인 매거진 - 올포칩

자일링스의 디자인 방법론 수석 마케팅 디렉터인 톰 페이스트(Tom Feist)는, “자일링스는 고객의 생산성 강화를 위해 총력을 다하고 있으며, 자사의 차세대 디자인 환경 제공으로 이를 가능하게 할 것이다”라며, “비바도 디자인 수트는 런타임을 줄여 제품 출시 속도를 앞당긴다. 이는 최대 2백만 개의 로직 셀에 이르는 자일링스의 대규모 올 프로그래머블 3D IC를 보면 알 수 있듯이, 비바도 디자인 수트의 한 세대 앞선 수 많은 기술 중 하나이다.”라고 덧붙였다.

4월 출시이래, 비바도 디자인 수트는 복잡한 디자인에서 C와 RTL로부터의 구현 속도를 최대 4배까지 앞당겼으며, 성능 개선을 통해 ISE® 디자인 수트보다 속도 등급이 1등급 더 높아지고 경쟁 디바이스와 비교하여 3등급 더 높아졌다. 자일링스의 획기적인 차세대 디자인 환경 중에서 가장 최신인 이번 출시는 새로운 멀티스레드 플레이스 앤드 라우트(Multithreaded place and route) 기술 덕분에 멀티코어 워크스테이션에서의 생산성이 한층 더 높아져, 듀얼코어 프로세서에서의 런타임은 1.3배, 쿼드코어에서의 런타임은 1.6배 빨라졌다.

올 프로그래머블 7 시리즈 FPGA 타깃 레퍼런스 디자인
비바도 디자인 수트 2012.3는 킨텍스™-7과 버텍스®-7 올 프로그래머블 FPGA를 지원해 디자이너의 생산성을 한 층 더 높이며 자일링스의 타깃 레퍼런스 디자인(이하 TRD: Targeted Reference Designs) 포트폴리오를 더욱 확장했다. TRD는 사전 검증된 최적화된 성능의 인프라 디자인으로, 디자이너는 각자의 요구에 맞춰 수정 및 확대할 수 있다.

• 킨텍스-7 FPGA 기반 TRD는 최적화된 성능의 DMA 엔진 및 DDR3 메모리 컨트롤러를 이용해 10 Gb/s 성능 엔드 투 엔드를 보여주는 완전 통합 PCIe® 디자인을 통해 킨텍스-7 FPGA 성능 소개
• 킨텍스-7 FPGA 커넥티비티 TRD는 듀얼 NIC(Network Interface Card)와 Gen2 x8 PCIe 엔드포인트, 버퍼링용 멀티채널 패킷 DMA, DD3 메모리, 10G 이더넷 MAC, 10GBASE-R 표준 호환 피지컬 레이어 인터페이스로 디렉션 당 최대 20 Gb/s의 성능 발휘
• 킨텍스-7 FPGA 임베디드TRD는 GbE, DDR3 메모리 컨트롤러, 디스플레이 컨트롤러 및 기타 표준 프로세서 주변장치 등을 갖춘 종합적인 프로세서 서브시스템 제공
• 킨텍스-7 FPGA DSP TRD는 491.52MHz에서 실행되도록 오버 클록킹된 디지털 업/다운 변환 고속 아날로그 인터페이스 포함

공급 시기
비바도 디자인 수트의 디자인 에디션은 보증 기간이 유효한 ISE 디자인 수트 로직 에디션 및 임베디드 에디션의 고객들에게 무료로 제공된다. 비바도 하이레벨 신더시스(Vivado High-level Synthesis) 비바도 디자인 수트 시스템 에디션은 ISE 디자인 수트 DSP 및 시스템 에디션의 고객들에게 무상 제공된다.

비바도 디자인 수트와 ISE 디자인 수트의 최신 버전은 www.xilinx.com에서 다운로드 할 수 있으며, 비바도 디자인 수트에 대한 온라인 교육도 시청 가능하다.