반도체 전문 온라인 매거진 - 올포칩

CPLD 마켓에서 지난 15여년 동안 1위의 자리를 유지해 온 알테라가 최근 획기적인 아키텍처 변환을 통해 새로운 CPLD 제품군, MAX II를 출시했다. FPGA와 CPLD의 구분점이 되었던 LUT(look-up table)를 CPLD 아키텍처에 채용한 이번 MAX II의 개발로 앞으로 프로그래머블 디바이스의 새로운 구조전환이 이루어질 것으로 예상된다. 알테라의 수석 마케팅 부사장인 에릭 클리그(Erik Cleage)는 “CPLD 고객들에게 가장 큰 관심사는 속도와 저전력, 저가격, 고집적”이었으며, “이러한 요구를 충족시키기 위해서는 15년 이상 지탱해온 CPLD 기술로부터 어떻게 구조적 전환과 발전을 이루어내느냐에 있었다.”며, FPGA 제품군의 LUT 아키텍처를 적용한 배경을 설명했다. MAX II는 기존의 CPLD의 장점을 유지하면서도 고집적, 고속, 저전력 특성을 강화하기 위해 비휘발성 임베디드 플래시 메모리 공정을 활용하고 있다. TSMC사의 0.18마이크론 임베디드 플래시 공정으로 제조된 LUT 기반의 아키텍처는 다이 크기가 동일한 조립 공정의 경쟁 디바이스에 비해 4분의 1에 불과하다. 따라서 기존 MAX 제품에 비해 가격 또한 50% 이상 절감이 가능하다. 또한 LUT 아키텍처의 도입으로 기존 MAX 디바이스에 비해 전력소비가 10분의 1에 불과하며, 성능은 2배, 집적도는 4배에 이른다. MAX II는 4종류의 디바이스를 통해 240개에서 2,210개 LE(logic element) 용량을 제공하며, 최대 272개의 사용자 I/O 핀을 보유하고 있다. 에릭 클리그 수석 부사장은 “MAX II는 인터페이스 브릿징, I/O 확장, 디바이스 컨피규레이션, 그리고 파워-업 시퀀싱 등 가격에 민감한 낮은 로직 집적도의 범용 어플리케이션에 가장 이상적인 솔루션으로 현재 알테라 설계툴인 쿼터스II를 통해 지원된다.”고 말하고 “양산용 애플리케이션 마켓인 가전은 물론 통신, 산업 및 컴퓨팅 분야에 다양하게 활용될 수 있을 것”이라며, “고가의 소형 ASIC이나 ASSP를 대체할 경우 향후 타겟 마켓이 20억 달러 시장으로 크게 확장될 것으로 전망한다.”고 밝혔다. 한편 알테라는 이번 MAX II에 업계 최초로 유저용 임베디드 플래시 메모리를 집적했다. 이를 통해 통상 50센트에서 2달러대의 범용 직렬 및 병렬 EEPROM을 대체함으로써 최종 시스템 비용을 더욱 절감할 수 있도록 했다. 디바이스당 메모리 용량은 8Kbit다. 이와함께 MAX II는 실시간 ISP기능을 지원하고 있는데 이를 통해 설계자가 기능을 훼손하지 않고도 디바이스를 실시간으로 재컨피규레이션할 수 있다. MAX II 디바이스 제품군은 1.0mm FineLine BGA(FBGA) 및 0.5mm TQFP(Thin quad flat pack) 등 저가형 패키지로 공급될 예정이다. 최초의 MAX II 디바이스인 EPM1270은 2004년 3/4분기 초에 공급될 예정이며, 모든 제품군 디바이스들은 2005년 1사분기까지 완전 생산될 계획이다.