TI, VCO를 내장한 업계 최고 성능의 광대역 RF PLL IC 출시
2016년 03월 04일
트위터로 보내기페이스북으로 보내기구글플러스로 보내기
nw1457029239_0.jpg

최대 9.8GHz에 이르는 넓은 주파수 범위, 우수한 위상 잡음 성능 및 시스템 간소화

TI (대표이사 켄트 전)는 VCO(Voltage-controlled Oscillator)를 내장한 업계 최고 성능의 PLL(Phase-locked Loop) 제품을 출시한다고 밝혔다. 신제품 LMX2582 및 LMX2592는 단일칩 아키텍처로 업계에서 가장 낮은 위상 잡음을 제공하며, 이전에는 다수의 개별 디바이스를 통해서만 가능했던 수준의 성능을 제공한다.

이들 새로운 광대역 제품은 최대 9.8GHz에 이르는 출력 주파수를 지원하기 때문에 단일 디바이스로 테스트 및 계측, 방위, 마이크로파 백홀, 위성, 무선 통신장비와 같은 애플리케이션에서 필요한 넓은 주파수 대역을 지원할 수 있다. (보다 자세한 정보는 www.ti.com/lmx25x2-pr-kr 참조)

LMX2582 및 LMX2592의 주요 기능 및 장점

동급 최강의 VCO 위상 잡음 성능: 1.8GHz 반송파 개방 루프 VCO 위상 잡음이 1MHz 오프셋에서 -144.5dBc/Hz이므로 이들 디바이스는 VCO를 내장한 업계 최초의 PLL 제품으로 다중반송파 무선 GSM(Global System for Mobile) 통신 표준을 충족한다.

뛰어난 PLL 위상 잡음 성능: 정규화 PLL 잡음 플로어가 -231dBc/Hz로 업계에서 가장 낮으며, 위상 검출기 주파수 400MHz로 가장 높은 이들 제품은 47fs RMS 지터로 통합 잡음이 극히 낮다. 이로써 업계를 선도하는 TI의 RF 샘플링 제품인 ADC12J4000과 같은 고속 데이터 컨버터를 클로킹할 때 필요한 낮은 잡음 플로어 요구를 만족시킬 수 있다.

주파수 범위 확장: 다수의 협대역 디바이스가 필요하지 않도록 LMX2592는 20MHz~9.8GHz를 지원하고 LMX2582는 5.5GHz까지 지원하여, 개발자는 하나의 PLL을 다양한 광대역 시스템 설계에 사용할 수 있다.

스퍼 성능 향상: 이들 디바이스의 스퍼 제거 기법을 통해 IBS(Integer Boundary Spur)를 제거하므로 설계의 채널 밀도를 높일 수 있다.

통합 아키텍처: LDO(low-dropout regulator)를 통합함으로써 전원 공급 변동을 관리하고 잡음 면역을 향상시킨다. 또한, 채널 디바이더를 제공하여 개발자가 최대 2개까지 차동 출력을 구성할 수 있다.

설계 시간을 단축시키는 툴 및 지원
평가 모듈(EVM)을 제공하여 엔지니어들은 LMX2592 및 LMX2582의 성능을 보다 쉽고 빠르게 평가할 수 있다. 현재 LMX2592EVMLMX2582EVM은 TI store 및 공인 대리점을 통해서 299달러(USD)에 구입할 수 있다.

TI의 WEBENCH® 클록 아키텍처 온라인 설계 툴을 사용하여 LMX2592 및 LMX2582뿐만 아니라, TI의 다른 클록 및 타이밍 제품을 사용한 설계 작업을 간소화할 수 있다. 이 툴은 여러 디바이스들을 포함하고 있는 광범위한 데이터베이스로부터 단일 디바이스나 멀티 디바이스 클록 트리 솔루션을 추천한다. 또한 이 툴을 사용함으로써 PLL 루프 필터 설계, 위상 잡음 시뮬레이션, 성능 및 비용 등의 요구조건에 따른 클록 트리 설계를 최적화를 할 수 있다.

엔지니어들은 TI E2E™ 커뮤니티의 클록 및 타이밍 포럼에서 솔루션 검색, 동료 엔지니어 및 TI 전문가들로부터 도움말을 얻고, 지식 공유 및 문제를 해결할 수 있다.

패키지, 공급 시기 및 가격
LMX2592 및 LMX2582는 현재 40핀의 6mm x 6mm QFN(quad flat no-lead) 패키지로 공급되고 있다. 가격은 1,000개 수량 기준으로 LMX2592는 개당 19달러, LMX2582는 9달러이다.

TI의 PLL 포트폴리오에 대한 보다 자세한 정보:
LMX2592LMX2582 데이터시트 보기
• “PLL 성능 시뮬레이션 및 설계 핸드북
• TI의 클록 및 신시사이저(TICS) 프로 소프트웨어PLL 시뮬레이터를 사용한 설계 시뮬레이션
• PLL의 데이터시트 위상 잡음 사양 이해하기
• TI의 고성능, 저지터의 클록 및 타이밍 IC 포트폴리오 전체 보기

그래픽 / 영상
많이 본 뉴스