반도체 전문 온라인 매거진 - 올포칩

두 회사는 지난 1년 여 동안 자일링스의 초고밀도 설계로 구현된 65 나노미터 버텍스-5 FPGA의 결과 품질과 생산성 극대화를 위한 솔루션을 정의하고 개발하는데 협력해왔다. 양사 태스크포스의 첫 번째 성과는 스마트컴파일 기술(SmartCompile™ Technology)의 개발로, 지난 2006년 5월 발표한 바 있다. 스마트컴파일 기술은 인크리멘탈 설계 방법(an incremental design flow)으로 설계와 로직을 보전하면서도 런타임을 6배 이상 개선하였으며, 스마트컴파일의 RTL to P&R 방법(This RTL to place-and route flow)은 인크리멘탈 변화를 지원하기 때문에 설계를 조금 변경했을 때 전체 설계를 재실행할 필요가 없다.

양 사는 태스크포스팀 운영 초기 단계에서 주로 FPGA 설계에 인크리멘탈 변화를 주었을 때, 그 결과와 런타임을 전반적으로 개선하고, 결과의 안정성을 향상시키는 것에 주력한 결과 만족할만한 성과를 얻어냈다. 태스크포스 팀은 2단계에서65나노미터 및 그 이하에서 영역 축소와 소비 전력 감소에 초점을 맞추는 공정에 주력할 것이며, 그 목표는 다중 설계 반복 공정을 하루 안에 마칠 수 있는 능력과 함께 초고밀도 설계를 위한 푸시-버튼 수준의 결과를 설계자에게 제공하는 것이다.

초 고밀도 설계에서 디자이너에게 푸시 버튼에 근접한 결과를 하루에도 몇 번씩 반복 수행할 수 있는 능력과 함께 제공하는 것을 목표로 한다. 또한, 태스크 포스팀은 초 고성능 FPGA에 기반을 둔 다양한 어플리케이션을 고려하여, 독특한 설계에 최적화된 복잡한 설계와 툴을 제공할 것이다.

신플리시티의 켄 맥얼베인(Ken McElvain) CTO는 “우리는 인크리멘털 설계 지원을 향상시킨 태스크포스 팀의 첫 번째 성과에 만족하며, 앞으로 태스크포스 팀의 활동 영역이 FPGA 기반의 설계와 검증을 위한 기회 요소- 고객사들이 가장 걱정하고 있는 영역 문제와 전력 소모까지-들까지 포함하는 더 넓은 영역으로 확장되기를 기대하고 있다”고 태스크포스 팀의 2단계 활동에 대해 설명했다.

자일링스의 소프트웨어 담당 부사장인 브루스 탤리(Bruce Talley)는 “우리는 앞으로도 자일링스가 추진하는 설계 협업의 2단계 사업과 관련해 신플리시티와 더욱 긴밀한 협력관계를 유지하기 바란다. 신플리시티와 함께 한 태스크포스 팀은 각 사의 기술과 공학적인 역량을 통해 단일화된 솔루션을 만들기 위한 여러 난제들을 잘 해결해 왔다. 양사는 앞으로도 상호 고객에게 자일링스 65나노미터 FPGA 기반의 적은 공간과 낮은 전력을 사용하는 개선된 설계 환경을 지원하는 솔루션을 제공하는데 지속적으로 협력해 나갈 것이다”라고 협력의 의의를 설명했다.