반도체 전문 온라인 매거진 - 올포칩

글. 카밀 비앙카 고메즈(Camille Bianca Gomez) 제품 애플리케이션 담당 선임 엔지니어, 아나로그디바이스(Analog Devices)

FPGA, ASIC, 그리고 기타 멀티레일 프로세서 기반 시스템에서는 전력 관리가 점점 더 복잡해지고 있다. 시퀀싱 규칙이 더 엄격해지고, 타이밍 요구사항은 더욱 정밀해지며, 전압 허용오차는 점점 더 작아지고 있기 때문이다. 잘못된 전원 시퀀싱은 래치업이나 디바이스의 영구적인 손상을 초래할 수 있으며, 충분하지 않은 모니터링은 고장 감지를 지연시키거나 시스템 안정성을 저하시킬 수 있다.

이 글에서는 최적화된 타이밍 조정과 고장 대응을 위한 실용적인 방법을 소개한다. 또한 통합 감시 기능과 공장 출하 시 보정 설정을 갖춘 8채널 시퀀서가 기본적인 전원 시퀀서 솔루션에 비해 전력 관리를 얼마나 간소화할 수 있는지를 설명한다.

머리말

FPGA는 인공지능(AI), 데이터센터, 헬스케어, 산업 자동화 분야에서 높은 처리량과 낮은 지연시간의 연산 성능을 제공하기 위해 점점 더 많이 활용되고 있다. FPGA는 하드웨어 구성이 유연하고 높은 수준의 병렬 처리 능력을 제공하기 때문에, 대용량 데이터를 실시간으로 처리해야 하는 워크로드에 매우 적합하다. 

FPGA를 위한 전원 설계는 단일 전원 레일 문제가 아니다. 이 디바이스는 코어, 입출력(I/O) 뱅크, 위상고정루프(PLL), 고속 트랜시버, 보조 전원 등 여러 개의 전원 도메인을 사용하며, 각 도메인마다 고유한 전압 수준과 전류 특성, 허용 오차 요구사항을 갖는다. 따라서 안정적인 전력 공급 네트워크(PDN)는 단순히 여러 전원 레일을 생성하는 데 그쳐서는 안 된다. 각 전원 레일을 정해진 순서와 방식에 따라 제어된 상태로 켜고 끌 수 있어야 하며, 과도 응답 중이거나 고장 조건이 발생하더라도 허용 가능한 전압 범위 내에서 안정적으로 유지해야 한다.

실제로, FPGA 전원 설계에서는 일반적으로 다음과 같은 사항들을 반드시 점검해야 한다.(참고자료 1, 2)

• 다중 전원 레일: 코어, I/O, PLL, 고속 트랜시버, 보조 전원 도메인마다 전용 전원공급장치를 제공해야 한다.

• 저전압 코어 전원 정확도: 코어 전원 레일은 전력 소비를 줄이기 위해 일반적으로 가장 낮은 전압으로 동작한다. 따라서 전압 조정 정확도와 부하 스텝 응답 특성이 매우 중요하다.

• 엄격한 전원 레일 허용 오차: 각 전원 레일은 안정적인 동작을 위해 허용 가능한 전압 범위(마진)를 가지고 있으며, 이를 벗어나지 않도록 관리해야 한다.

• 제어된 전압 상승 특성: 내부 회로가 안정적으로 시작될 수 있도록 전압 상승 속도와 돌입 전류를 관리해야 한다. 또한 전원 레일이 순간적으로 떨어지거나 과도하게 상승하지 않도록 해야 한다.

• 전원 시퀀싱: 전원을 켜고 끌 때 요구되는 전원 레일의 순서를 준수해야 하며, 전원 차단 시 역순 시퀀싱 조건도 고려해야 한다.

전압 레귤레이터는 전압 생성과 조정을 담당하지만, 특히 브라운아웃, 고장, 또는 전원 차단 상황에서는 항상 모든 전원 레일에 걸쳐 타이밍, 시퀀싱, 그리고 지속적인 전압 허용 범위 모니터링을 보장하지는 못한다. 따라서 FPGA 전원 관리 설계에서는 전원 레일 간의 타이밍을 조정하고 시스템 동작 전반에 걸쳐 임계값을 모니터링하기 위해 외부 시퀀서와 전압 감시기가 필요하다.

임계값 및 타이밍 제어: 실제 적용에서의 전압 감시기와 시퀀서

시퀀서와 전압 감시기는 각 전원 레일에 대한 타이밍 및 전압 임계값을 명시적으로 구현한다. 멀티채널 시퀀서는 현재 전원 레일이 목표 전압의 정의된 허용 범위 내에 도달할 때까지 다음 전원 레일을 대기 상태로 유지할 수 있으며, 이후 다음 전원 레일을 활성화하기 전에 제어된 지연 시간을 적용한다. 이는 단조롭게 상승하고 글리치가 없는 전압 램프업을 보장하는 데 도움이 된다.

고성능 전압 감시기는 ±0.3%에 달하는 높은 임계값 정확도로 다중 전압 모니터링을 제공하며, 전원 인가 시 리셋, 적절한 시퀀싱, 그리고 연속적인 모니터링을 지원한다. 또한 어떤 전원 레일이라도 지정된 범위를 벗어날 경우 리셋 신호를 출력함으로써 시스템을 지속적으로 감시한다.(참고자료 3, 4) 실제로 전압 감시기는 저전압 또는 과전압 상황에서 FPGA의 제어된 리셋이나 안전한 셧다운을 실행하여 비정상적인 동작을 방지할 수 있다. 시퀀서와 함께 사용될 경우, 올바른 전원 기동 순서를 보장하는 동시에 모든 전원 레일에 대한 지속적인 시스템 상태 감시 기능을 제공한다.

아나로그디바이스(Analog Devices)는 전압 감시 기능을 통합한 다양한 전원 시퀀싱 집적회로(IC) 제품군을 제공하고 있으며, 대표적으로 MAX16050, MAX16165, MAX16025 등이 있다. 최근에는 여기에 ADM6840이 추가되었는데, 이는 최대 8개의 전원 레일을 지원하는 감시 기능 통합형 구성 가능 시퀀서로서, 고성능 FPGA 및 SoC 플랫폼을 위해 특별히 설계되었다. 하나의 디바이스에서 최대 8개의 전원 레일을 관리할 수 있기 때문에, 일반적인 4채널 솔루션에 비해 외부 부품 수와 설계 복잡성을 줄일 수 있다.

간소화된 솔루션을 위한 최적화된 모니터링 및 시퀀싱 아키텍처

ADM6840은 그림 1에 나타난 것처럼 MAX16165/MAX16166과 같은 기존 ADI 전원 시퀀서의 핵심 시퀀싱 및 감시 기능을 유지하면서, 보다 단순하고 최적화된 구현을 통해 최대 8개의 전원 레일까지 지원할 수 있다. 이는 주요 외부 설정 기능을 공장 출하 시 보정된 내부 옵션으로 전환함으로써 가능해진 것으로, 이를 통해 정확도, 일관성, 반복성을 향상시키고, 부품 허용오차에 대한 민감도와 인쇄회로기판(PCB) 누설을 줄여준다. 이러한 공장 보정 옵션에는 오프셋 전류 설정(IOS), 파워 굿 타이머(PGT), 그리고 저전압 감지 입력(UVSET)이 포함된다. IOS는 신뢰성 있는 역순 전원 차단을 위해 하강 임계값을 이동시키고, PGT는 시퀀싱 하는 동안 모니터링되는 SET 임계값에 전원 레일이 도달하기까지 걸리는 시간을 제한한다. UVSET은 VDD 또는 다른 전원공급장치를 모니터링하기 위해 일반적으로 0.5V 임계값 입력을 제공한다.

그림 1. MAX16165/MAX16166 및 ADM6840 블록 다이어그램

보다 복잡한 파워 트리를 위한 다중 시퀀서 데이지 체인 연결

ADM6840은 채널 집적도가 높아 그림 2에 나타난 것처럼 하나의 디바이스로 FPGA의 8개 전원 레일을 지원할 수 있다. 그 결과, 두 개의 전원 시퀀서를 직렬로 연결할 필요가 없어, 부품 수를 줄일 수 있으며 디바이스 간 상호 의존성도 감소시킨다.

그림 2. ADM6840을 사용한 8개 전원 레일의 전원 공급 모니터링 및 시퀀싱

ADM6840은 단일 디바이스로 최대 8개의 전원 레일을 지원할 뿐만 아니라, 그림 3의 구성과 같이 더 크거나 복잡한 FPGA 파워 트리를 지원하기 위해 여러 개의 IC를 데이지 체인으로 연결하는 방식도 완벽하게 지원한다. 설계 엔지니어는 DONE, ON, OFF 핀을 사용하여 여러 디바이스를 연결할 수 있으며, 이를 통해 모든 전원 레일에 걸쳐 동기화된 시퀀싱을 유지할 수 있다. 이러한 유연성은 시스템 설계 엔지니어가 필요에 따라 8개 채널 이상의 구성을 구현할 수 있게 할 뿐 아니라, 간소화된 설계 구조의 장점도 그대로 활용할 수 있게 해준다.

그림 3. 3개의 디바이스를 사용한 데이지 체인 구성

정밀한 타이밍 요구사항을 위한 파워 굿 타이머 및 전원 차단 시퀀싱

전원 인가 시퀀스 동안에는 타이밍 요구사항이 중요하다. 특정 전압 레일은 다음 전원 레일에 전원이 인가되기 전에 정의된 시간 범위 내에서 정격 전압을 향해 상승해야 한다. 최신 FPGA 및 적응형 SoC의 경우, 각 전원 레일은 단조롭게 상승해야 하며 지정된 램프 시간 내에 최종 전압에 도달해야 한다. 예를 들어 XAPP1375에서는 시퀀스 내 다음 전원 레일이 상승을 시작하기 전에 전압이 정의된 램프 기간 내에 최종 전압의 95% 이상으로 올라가야 한다.(참고자료 5) 이러한 방식은 디바이스가 전원 인가 리셋(POR) 상태를 올바르게 벗어나도록 보장하고, 느리거나 부적절한 전원 레일 상승 특성으로 인해 발생할 수 있는 문제를 방지하는 데 도움이 된다. AMD 또는 알테라(Altera)와 같은 FPGA 공급회사는 데이터시트를 통해 권장 전원 인가 시퀀스를 제공하며, 이는 FPGA 제품군에 따라 달라질 수 있다. 그림 4는 전원 인가 시퀀싱 구현 사례를 예시한 것이다.

그림 4. 전원 인가(power-up) 시퀀싱 예시

파워 굿 타이머(PGT)는 전원 인가 시퀀스 동안 각 전원공급장치가 정의된 시간 범위 내에서 설정된 임계 전압에 도달하는지를 확인한다. ADM6840에서는 이 지연 시간이 외부 커패시터에 의해 설정되는 대신 공장 출하 시 보정되며, 여러 가지 옵션을 제공한다. 이를 통해 일관성과 반복 가능한 타이밍 특성을 확보할 수 있다. 외부 커패시터를 사용하는 경우에는 커패시터의 누설 전류와 허용오차에 의해 지연 시간의 정확도가 영향을 받을 수 있으며, 이로 인해 타이밍 편차가 발생할 가능성이 있다.

또한 전원 차단 시퀀싱은 예측 가능한 셧다운 타이밍을 보장하고 장치 손상을 방지할 수 있도록, 저장된 에너지의 신중한 제어를 필요로 한다. 고전력 전원 레일은 일반적으로 대용량 벌크 전해 커패시터를 포함하고 있으며, 이러한 커패시터는 전원 차단 중에도 충전 상태를 유지할 수 있다. 따라서 적절한 보호가 이루어지지 않을 경우, 방전 과정에서 부품에 손상을 주기에 충분한 에너지를 방출할 수 있다. 이러한 위험을 줄이기 위해 알테라와 같은 FPGA 공급회사는 권장 전원 차단 시퀀스를 제공한다.(참고자료 6) 일반적으로 권장되는 전원 차단 시퀀싱은 전원 인가 시퀀스의 역순으로 수행된다. 

그림 5. 알테라 Arria 10의 전원 차단 시퀀싱 그룹 순서(참고자료 6)

예를 들어 알테라 Arria 10 디바이스의 경우, 전원 차단 시퀀싱 동안 각 전원 레일 그룹은 다음 그룹이 전원 차단을 시작하기 전에 정격 전압의 10% 미만으로 떨어져야 한다.(그림 5, 참고자료 6) 이와 같은 요구사항을 충족하기 위해 ADM6840은 공장 출하 시 보정된 전원 차단 임계값(VSEQOFF_TH) 옵션인 0.333V, 0.167V, 0.050V를 제공한다. 이에 비해 다른 전원 시퀀서들은 저항이나 커패시터와 같은 외부 부품 프로그래밍을 통해 전원 차단 임계값을 설정할 수 있다. 그러나 이러한 방식은 저항 허용오차와 PCB 누설 전류의 영향으로 실제 전원 차단 임계값에 편차가 발생할 수 있다. 그림 6은 공장 출하 시 보정된 전원 차단 임계값 구현 방식의 간소화된 다이어그램을 보여준다.

그림 6. ADM6840의 전원 차단 임계값 아키텍처

결론

FPGA의 엄격한 전력 공급 요구사항을 충족하기란 결코 쉽지 않다. 특히 여러 개의 전원 레일, 엄격한 허용오차, 그리고 복잡한 시퀀싱 제약 조건이 수반되는 경우 더욱 그렇다. ADM6840은 한 개의 디바이스에 8채널 시퀀싱 및 감시 기능을 통합함으로써 이러한 과제를 간소화하며, 동시에 데이지 체인 연결을 지원해 추가적인 복잡성 없이 더 큰 파워 트리로 확장할 수 있게 해준다. 공장 출하 시 보정된 설정은 권장되는 전원 인가 및 전원 차단 시퀀스를 일관되고 반복 가능한 타이밍으로 구현할 수 있게 해주며, 외부 부품이나 보드 수준의 누설 전류로 인해 발생할 수 있는 편차를 방지한다. 

시퀀싱 기능 외에, 감시 기능도 통합하고 있어 전원 레일이 허용 범위를 벗어날 경우 보다 빠른 고장 감지와 명확한 대응을 가능하게 한다. 이를 통해 FPGA와 주변 회로를 보호하기 위한 제어된 리셋 또는 안전한 셧다운 동작을 지원한다. 결과적으로 이 디바이스는 멀티레일 FPGA 전원 관리를 위한 실용적이고 신뢰성 높은 접근 방식을 제공하며, 설계 엔지니어가 예측 가능하고 안전하며 효율적인 시스템 동작을 구현할 수 있도록 지원한다.

참고 자료

1. “Voltage Regulator Selection for FPGAs.” Altera, November 2008.

2. “FPGA Power Sequencing Requirements.” Altium, July 2025.

3. “Supervisory and Sequencing Devices for AMD and Intel FPGAs.” Analog Devices, Inc., 2024.

4. Greg Sutterlin. “Supervisors in Multivoltage Systems.” Maxim Integrated, November 2003.

5. “Simplified Power Sequencing (XAPP1375).” AMD, May 2025.

6. Nathan Enger. “Care and Feeding of FPGA Power Supplies: A How and Why Guide to Success.” Analog Dialogue, November 2018.

저자 소개

카밀 비앙카 고메즈(Camille Bianca Gomez)는 아나로그디바이스(Analog Devices)의 제품 애플리케이션 엔지니어로, 보호 컨트롤러 제품을 담당하고 있다. 그는 2022년 3월 ADI에 입사했으며, 초기에는 고성능 감시 제품의 지원 및 제품 개발 업무를 담당하다 이후 현재의 역할로 전환했다. 드라살대학교 라구나 캠퍼스에서 전자공학 학사 학위를 받았다. ADI에 합류하기 전에는 자동차 제조 산업에서 3년 반 동안 설계 엔지니어로 근무하면서 엔지니어링 설계와 제품 개발 분야에서 풍부한 경험을 쌓았다.