반도체 전문 온라인 매거진 - 올포칩

인텔 파운드리가 차세대 공정 로드맵의 주요 진전 상황을 공개하며 첨단 반도체 공정 경쟁력 강화에 나섰다. 인텔은 2026 VLSI 심포지엄에서 차세대 공정인 '인텔 18A-P'가 시험 생산(Risk Production) 단계에 진입했다고 발표하고, 게이트올어라운드(GAA) 트랜지스터와 후면 전력 공급(BSPD) 기술을 기반으로 한 성능 및 전력 효율 향상 성과를 공개했다. 

인텔 18A-P는 인텔 18A 제품군의 첫 번째 성능 강화 버전으로, 인텔에 따르면 동일 전력 조건에서 최대 9% 높은 성능을 제공하거나 동일 성능 기준 전력 소모를 18% 절감할 수 있다. 또한 새로운 '파워 부스트(Power Boost)' 트랜지스터 옵션과 비아(Via) 저항 최적화, PMOS 스트레인 엔지니어링 등을 통해 성능과 전력 효율을 동시에 개선했다. 특히 인텔 18A와 설계 규칙이 완전히 호환돼 기존 IP와 설계 자산을 그대로 활용할 수 있다는 점도 특징이다. 

GAA·후면 전력 공급 기술 성과 공개 

인텔은 지난해 인텔 18A를 통해 업계 최초로 GAA 트랜지스터와 후면 전력 공급 기술을 상용 공정에 도입한 바 있다. 이번 행사에서는 해당 기술이 실제 칩 설계에서 제공하는 효과도 공개됐다. 

에릭 칼 인텔 파운드리 펠로우는 후면 전력 공급 기술을 통해 라우팅 면적을 11% 줄이고 동적 전압 강하(Droop)를 10배 감소시켰다고 설명했다. 이를 통해 기존 전면 인터커넥트 구조 대비 최대 6%의 주파수 향상 또는 15% 이상의 동적 전력 절감 효과를 얻을 수 있다고 밝혔다. 

또한 인텔은 GAA와 BSPD 공정으로 제작한 CPU 코어의 실리콘 측정 결과도 공개했다. 해당 공정은 약 0.5V의 저전압 환경에서 최대 30% 수준의 주파수 향상을 기록했으며, 전력 손실을 줄여 보다 효율적인 동작이 가능하다는 점을 확인했다. 

CFET·GaN 통합 등 차세대 연구 성과도 발표 

인텔은 차세대 반도체 스케일링을 위한 장기 연구 성과도 함께 소개했다. 대표적으로 GAA 이후 세대 기술로 주목받는 CFET(상보형 FET) 구조를 공개했다. 인텔은 45nm 게이트 피치에서 NMOS와 PMOS를 수직 적층한 모놀리식 CFET 인버터를 시연하며 차세대 로직 스케일링 가능성을 제시했다. 

이와 함께 질화갈륨(GaN) 전력 소자와 실리콘 로직을 단일 300mm 웨이퍼에 통합하는 기술도 선보였다. 이를 통해 고성능 전력 소자와 디지털 제어 회로를 하나의 공정으로 구현해 시스템 복잡도를 낮출 수 있다는 설명이다. 

배선 기술 분야에서는 에어갭이 적용된 루테늄 인터커넥트 기술을 공개했다. 인텔은 이를 통해 기존 구리 배선 대비 최대 35%의 기생 정전용량 감소와 주파수 향상을 달성했다고 밝혔다. 

나가 찬드라세카란 인텔 파운드리 총괄 부사장은 "인텔 18A-P와 차세대 연구 성과는 첨단 공정 혁신을 위한 장기적인 투자와 기술 개발의 결과"라며 "앞으로도 고객과 파트너들이 차세대 반도체를 개발할 수 있도록 공정 기술 혁신을 지속해 나갈 것"이라고 말했다.