반도체 전문 온라인 매거진 - 올포칩

ST마이크로일렉트로닉스(STMicroelectronics, 이하 ST)가 프랑스 투르(Tours) 사업장에 구축될 파일럿 라인을 통해 개발하는 차세대 패널 레벨 패키징(PLP: Panel-Level Packaging) 기술에 대한 세부 내용을 발표했으며, 해당 라인은 2026년 3분기에 가동될 예정이다.

PLP는 제조 효율성을 높이고 비용을 절감하는 첨단 자동화 칩 패키징 및 테스트 공정 기술로, 소형화·고성능·비용 효율적인 전자 기기 개발의 핵심 요소이다. PLP에 사용되는 대 면적 캐리어(원형 웨이퍼 대신 대형 직사각형 패널)는 더 높은 제조 처리량이 가능해 보다 효율적으로 대량 생산을 지원한다. ST는 말레이시아에서 운영 중인 1세대 PLP 라인과 글로벌 기술 R&D 네트워크를 기반으로, 차세대 PLP 기술을 개발해 기술 리더십을 유지하고, 자동차, 산업용, 컨슈머 애플리케이션을 위한 다양한 ST 제품군에 PLP 적용을 확대해 나갈 계획이다.

ST의 품질, 제조, 기술 부문 사장인 파비오 구알란드리스(Fabio Gualandris)는 “투르 사업장의 PLP 역량 개발은 칩 패키징과 테스트 제조 기술에 대한 혁신적인 접근방식을 발전시켜 효율성과 유연성을 강화하고, RF, 아날로그, 전력, 마이크로컨트롤러 등 광범위한 애플리케이션 포트폴리오 전반에 확대 적용하는 것을 목표로 하고 있다”며, “이 프로그램을 위해 제조 자동화, 공정 엔지니어링, 데이터 과학 및 분석, 기술 및 제품 R&D 등 다양한 분야의 전문가팀이 협력하고 있다. 이 프로그램은 확장 가능하고 효율적인 새로운 칩 통합 접근방식인 ‘이종 집적화(Heterogeneous Integration)’에 중점을 둔 ST의 더 큰 전략적 추진 과제의 핵심이다”라고 밝혔다. 또한, “ST는 몰타(Malta) 팹을 통해 이미 유럽에서 고성능 칩 패키징과 테스트를 제공할 수 있는 역량을 이미 입증했다. 글로벌 제조 거점 재편에 따라 투르 사업장에서 추진되는 이 새로운 전략 과제로 유럽 내 차세대 칩 개발을 지원하는 공정, 설계, 제조 혁신 역량을 강화하게 될 것이다”라고 강조했다.

투르에 구축되는 이 새로운 PLP 파일럿 라인 개발은 6천만 달러 이상의 자본 투자로 지원되며, 이는 ST의 제조 거점 재편을 위한 전사적 프로그램의 일환으로 배정된 비용이다. CERTEM R&D 센터를 비롯한 현지 연구개발 에코시스템과의 추가적인 시너지 효과도 기대되고 있다. 앞서 언급된 바와 같이, 이 프로그램은 첨단 제조 인프라에 중점을 두고 있으며, 프랑스와 이탈리아의 일부 사업장들이 장기적 성공을 뒷받침할 수 있도록 새로운 역할을 부여한다. 

PLP 기술 정보

반도체 업계는 수십 년 동안 실리콘 칩을 외부 회로와 연결하는 데 웨이퍼 레벨 패키징(WLP: Wafer-Level Packaging)과 플립칩(Flip-Chip) 기술에 의존해 왔다. 하지만 디바이스가 점점 더 소형화되고 복잡해지면서 이러한 방식은 확장성과 비용 효율성 측면에서 한계에 도달하기 시작했다. 이를 해결하기 위해 다양한 접근방식의 첨단 패키징이 활용되거나 개발 중이며, 패널 레벨 패키징(PLP: Panel Level Packaging)도 그 중 하나이다.

PLP는 여러 개의 개별 원형 웨이퍼가 아닌 하나의 더 큰 직사각형 형태의 기판 패널에 다수의 IC를 패키징하는 방식이다. 이를 통해 더 많은 IC를 동시에 처리해 비용을 절감하고 처리량을 향상시킬 수 있다.

ST는 PLP-DCI 기술을 도입했을 뿐만 아니라 2020년부터 개발을 선도해왔다. ST의 연구개발팀은 이 기술의 프로토타입 개발과 확장에 노력해 왔으며, 그 결과 최첨단 PLP-DCI 공정을 완성했다. 이 공정으로 현재 700×700mm의 초대형 패널을 사용하는 고도로 자동화된 라인에서 하루 500만 개 이상의 대량 생산이 이루어지고 있다.

ST의 PLP 기술은 다이렉트 구리 인터커넥트(DCI: Direct Copper Interconnect)에 중점을 둔다. DCI는 기존의 방식인 칩과 와이어 연결 방식 대신 인캡슐레이션(encapsulation) 방식을 지원한다. DCI는 우수한 전기 전도성을 지닌 구리를 이용해 IC를 패널 기판에 전기적으로 연결하는 공정으로, 신뢰성이 떨어질 수 있는 솔더 범프를 사용하는 기존 방식보다 뛰어난 성능을 제공한다. 이 기술은 와이어 없이 직접 연결하기 때문에 저항 및 인덕턴스 등의 전력 손실을 줄이고, 열 방출 특성을 향상시킬 수 있으며, 소형화가 가능해 신제품 개발에 매우 적합하다. 이는 전반적인 전력 밀도도 향상시킨다.