자일링스 ISE 소프트웨어 9.1i 출시로 FPGA 설계시간 대폭 단축
2007년 02월 09일
트위터로 보내기페이스북으로 보내기구글플러스로 보내기



런타임이 2.5배 더 빨라진 ISE 9.1i는 새로운 스마트컴파일(SmartCompile) 기술을 통해 변경되지 않은 로직의 설계상태를 그대로 유지하면서 최대 6배까지 런타임을 추가로 향상시킬 수 있다. 또한 ISE 9.1i는 자일링스의 최신 65nm 버텍스-5(Virtex™-5) 플랫폼을 구성하는 혁신적인 익스프레스패브릭(ExpressFabric™) 아키텍처 기술에 최적화되어 경쟁사 솔루션에 비해 평균 30% 이상 높은 성능을 제공한다. ISE 9.1i는 전력소모에 민감한 애플리케이션에 적합하며, 동적 전력소모를 평균 10%까지 줄일 수 있다.

이러한 혁신적 기술은 자일링스와 신플리시티의 초고용량 타이밍 클로저 개발팀(Xilinx-Synplicity Ultra High-Capacity Timing Closure Task Force)의 노력으로 이루어졌으며, 타이밍 클로저를 위한 가장 빠른 경로를 보장함으로써 업계 선도적인 생산성 향상 능력을 제공하는 것은 물론 최첨단 자일링스 버텍스 시리즈 및 스파르탄 -3(Spartan™-3) 제너레이션 FPGA의 전력과 성능을 최적화할 수 있다.

커스터마이징 오토모티브 시스템 분야의 선도적인 공급업체인 하몬/벡커 오토모티브 시스템즈(Harmon/Becker Automotive Systems)의 그래픽 플랫폼 부문 수석 기술 전문가인 조켄 프렌슈(Jochen Frensch)는 “특히 설계 주기의 마지막 단계에서 이루어지는 작은 설계 변경으로 인한 타이밍 예측과 보다 빠른 런타임 구현은 매우 중요한 문제”라고 말하고 “작은 범위의 설계 변경이 이루어질 경우, XST 신서시스는 변경되지 않은 설계부분은 그대로 보존시키고, 스마트가이드(SmartGuide)는 99%의 component를 구현 상태 그대로 유지시키기 때문에 점진적으로 런타임이 빨라지게 된다.”며, “ISE 9.1i의 새로운 스마트가이드 기술을 통해 수많은 이점을 얻을 수 있다.”고 설명했다.

생상성 증대

오늘날 대부분의 첨단 설계들에서 많은 시간이 소요되는 원인은 설계가 변경될 때 마다 전체설계를 다시 implementation을 해야 하기 때문이다. 이러한 implementation 작업은 시간소모는 물론 변경요인과 직접 관련이 없는 설계영역에 오류를 일으킬 수 있는 위험성을 안고 있다. 자일링스의 스마트컴파일 기술은 다음과 같은 기술을 통해 이러한 문제를 해결해 준다.

* 파티션(Partitions): 필요한 부분을 자르고 붙일 수 있는 기능으로 설계 사이클 상에서 작은 변경으로 인한 영향을 최소화할 수 있으며, 자동으로 기존의 P&R(Placement and Routing)을 정확하게 유지할 수 있어 평균 2.5배까지 implementation으로 인한 시간을 단축시킬 수 있다.

* 스마트가이드(SmartGuide): 기존의 구현결과를 기반으로 작은 변경에 따른 implementation 시간을 평균 2배까지 단축시켜 준다.

* 스마트프리뷰(SmartPreview): 사용자들이 P&R 프로세스를 잠시 중단하고 다시 시작할 수 있도록 해주며, 설계상태를 평가할 수 있도록 중간결과를 저장할 수도 있다. 라우팅 상태 및 타이밍 결과와 같은 implementation 정보를 미리 살펴봄으로써 사용자들은 완전히 implementation이 이루어지기 전에도 트레이드 오프를 결정할 수 있다.

스마트컴파일 기술은 최대 6배의 런타임 향상, 정확한 파티션 유지, 그리고 implementation된 결과를 보다 쉽게 파악할 수 있는 가시성을 증진시킴으로써 획기적으로 생산성을 증가시킬 수 있다. 이와 함께 모든 설계에서 중요시되는 런타임을 2.5배까지 빠르게 수행할 수 있다.

또한 ISE 9.1i는 다음과 같은 수많은 사용자 인터페이스를 향상시킴으로써 FPGA 설계자들이 점점 증가하고 있는 복잡한 디자인에 대응할 수 있도록 하고 있다.

* ISE의 그래픽 기반 사용자 인터페이스에서 명령어 라인 환경으로 쉽게 변환이 가능한 Tcl 명령 콘솔

* 소스 코드와 호환이 가능하기 때문에 결과를 재생성하기 위해 필요한 파일을 확인할 수 있으며, 소스 제어를 위해 파일을 가져오거나 내보낼 수 있다.

더욱 빨라진 타이밍 클로저

ISE 9.1i 설계 툴의 새로운 기능들은 ISE Fmax 기술을 기반으로 구축되었으며, 특히 대용량, 고성능의 버텍스-5 기반 설계에서 뛰어난 성능과 타이밍 클로저를 실현하고 있다. ISE 9.1i에 통합된 타이밍 클로저 플로우는 향상된 물리층 신서시스 최적화를 통해 높은 수준의 성능을 구현할 수 있다. 최적화된 라우팅 알고리즘은 65nm 익스프레스패브릭 기술이 제공하는 대각선 구조의 대칭적 인터커넥트를 가장 효율적으로 활용할 수 있도록 함으로써 지연을 최소화하고 버텍스-5 플랫폼의 고성능 특징을 완벽하게 구현할 수 있도록 해준다.

자일링스의 설계 소프트웨어 사업부문 브루스 탤리(Bruce Talley) 부사장은 “타이밍 클로저는 FPGA 설계자들에게는 가장 중요한 이슈로, 이번에 발표된 새로운 버전의 제품은 타이밍 클로저 설계과정을 단순화하고 보다 향상시킬 수 있도록 도와준다.”고 말하고 “ISE 스마트컴파일 기술은 오늘날 설계자들이 직면한 가장 민감한 문제를 해결해주는 것은 물론 설계자들이 더욱 효율적인 설계 방법으로 더 짧은 시간 안에 목표한 성능을 달성할 수 있도록 해준다.”며, “더욱 주목할만한 사항은 사용자들이 ISE 9.1i를 통해 전체적인 성능을 떨어뜨리지 않고도 최적화된 저전력 설계 요구를 실현할 수 있다는 것”이라고 밝혔다.

전체적인 ISE 9.1i 인프라의 근간이 되는 것은 타이밍 클로저 환경을 확장시킨 가상의 “타이밍 클로저 조정부(Timing Closure Cockpit)”이다. 이 타이밍 클로저 조정부는 엔트리 레벨의 조건들과 타이밍 분석, 플로어플래닝(Floorplanning), 리포트 뷰 간의 직관적인 크로스 검증을 가능하게 함으로써 설계자들이 타이밍 문제를 보다 쉽게 분석할 수 있도록 해준다. ISE 9.1i에 통합된 타이밍 클로저 플로우는 신서시스 및 P&R 타이밍 간의 타이밍 상관관계를 개선시킨 향상된 물리층 신서시스를 포함하고 있어 보다 높은 수준의 결과를 얻을 수 있다.

전력 최적화

XST(Xilinx Synthesis Technology)의 새로운 전력 최적화 기술과 향상된 P&R은 스파르탄-3 시리즈 FPGA의 동적 전력소모를 평균 10% 가량 줄일 수 있다. XST는 멀티플라이어, 애더, BRAM 등과 같은 블록 상의 매크로 프로세싱을 위해 전력 인식형 로직 최적화 기능을 제공한다. 구현 알고리즘은 성능을 저하시키지 않으면서 전력을 최소화하기 위해 디바이스 내에 효율적인 전력 배치 전략과 보다 적은 커패시턴스 네트워크를 구축한다.

가격 및 공급시기

ISE 파운데이션(Foundation™) 9.1i 수트는 미화 2,495달러로 현재 공급되고 있다. 모든 기능을 제공하는 평가버전을 통해 60일 동안 무료로 이용할 수도 있다. ISE 9.1i 소프트웨어 패키지의 모든 버전은 윈도우(Windows®) 2000, 윈도우 XP 프로페셔널, 리눅스 레드 햇 엔터프라이즈(Linux® Red Hat® Enterprise) 3.0과 4.0을 지원한다. 또한 ISE 파운데이션은 솔라리스(Solaris®) 2.8과 2.9를 지원한다.

ISE 소프트웨어는 프로그래머블 로직 설계 솔루션으로 버텍스-II, 버텍스–II 프로, 버텍스-4, 버텍스-5 플랫폼 FPGA를 비롯해 스파르탄-3 제너레이션 FPGA, 쿨러너-II(CoolRunner™-II) CPLD 등 모든 자일링스 제품군을 위한 사용이 용이한 프론트-투-백(Front-to-Back) 설계환경으로 전세계 30만명의 사용자들에게 공급되고 있다. ISE 9.1i 소프트웨어 수트에 대한 보다 상세한 정보는 웹사이트 www.xilinx.com/ISE에서 제공된다.

그래픽 / 영상
많이 본 뉴스