반도체 전문 온라인 매거진 - 올포칩

래티스 반도체(Lattice Semiconductor)가 자사의 FPGA 설계용 소프트웨어 툴 최신 버전인 Lattice Radiant 2.0을 출시한다고 밝혔다. 새롭게 업데이트된 이 설계 툴은 래티스의 새로운 CrossLink-NX FPGA 제품군 같이 보다 높은 밀도의 디바이스들을 지원할 뿐 아니라, 래티스 FPGA 기반 시스템을 보다 쉽고 빠르게 개발할 수 있게 하는 새로운 특징들을 제공한다.

시스템 개발자가 하드웨어 플랫폼을 평가할 때, 사실 하드웨어는 선택을 위한 여러 가지 기준 중 일부일 뿐이다. 개발자들은 해당 하드웨어를 구성할 때 사용하는 설계 소프트웨어 역시 사용 편의성, 지원 기능 등을 기준으로 평가한다. 이러한 특성들이 전반적인 시스템 개발 시간과 비용에 상당한 영향을 미치기 때문이다.

래티스 반도체의 로저 두(Roger Do) 소프트웨어 담당 선임 제품 라인 매니저는 “래티스 Radiant 2.0 설계 소프트웨어는 개발자들에게 쉽게 따라 할 수 있는 사용자 경험을 제공한다”며, “이 툴은 설계 기획 단계부터 IP 이식, 구현, 비트스트림 생성, FPGA에 비트스트림을 다운로드하기까지의 일련의 설계 흐름에 걸쳐 사용자를 이끌어준다. 심지어 FPGA를 다뤄본 경험이 전혀 없는 개발자라도 래티스 Radiant의 자동화 기능을 쉽게 활용할 수 있다. 숙련된 FPGA 개발자인 경우, 특별한 최적화 작업이 필요하다면 새로운 래티스 Radiant 2.0을 활용해 FPGA 설정을 보다 정교하게 제어할 수 있다”고 말했다. 

​

Radiant 2.0은 사용자가 실시간으로 버그를 수정할 수 있게 해주는 온칩 디버깅 툴이 새롭게 업그레이드 되었다. 새로운 디버깅 기능을 활용하여 개발자는 가상의 스위치나 LED를 자신의 코드에 심어 작업의 성공 여부를 확인할 수 있다. 또한 이 툴을 활용해 사용자는 서로 다른 동작 모드를 시험하기 위해 하드 IP 블록 설정을 변경할 수 있다.

이외에도 향상된 타이밍 분석 기능을 통해 보다 정확한 추적 및 라우팅 플래닝과 클럭 타이밍을 제공하여 설계 혼잡과 열 관련 이슈들을 방지할 수 있도록 해준다. 설계 변경 주문(Engineering Change Order, ECO) 편집기는 개발자가 전체 FPGA 데이터베이스를 재컴파일 할 필요 없이, 최종 설계까지 변경 사항을 누적 적용할 수 있도록 해준다. 또한 동시 스위칭 출력(Simultaneous Switching Output, SSO) 계산기는 개별 핀의 신호 무결성을 분석함으로써 다른 핀과의 근접성이 각 핀의 성능에 부정적인 영향을 미치지 않도록 보장한다.