반도체 전문 온라인 매거진 - 올포칩

지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부가 ‘지멘스 EDA 포럼 서울 2021’을 온라인으로 개최했다.

지멘스 EDA 포럼은 반도체 설계검증 엔지니어를 위한 최신 설계 방법론을 조망하는 자리이다. 올해에는 특히 반도체 기술의 발전으로 다양한 산업군에서 빠르게 디지털화가 진행되는 가운데, 지능형 인텔리전스를 구현할 수 있는 시스템 설계 전문지식을 융합한 IC 혁신을 가속화하는 EDA 방법론이 제시되었다.

지멘스EDA의 조셉 사위키(Joseph Sawicki) 수석 부사장은 차세대 SoC는 복잡한 시스템 형태로 구성될 것이기 때문에 소프트웨어 성능이 갈수록 더 반도체의 성공 여부를 좌우하게 될 것이며, 따라서 반도체의 지속 가능성을 발전시키기 위해서는 실리콘에서 시스템(Silicon to systems)이라는 비전이 필요하다고 강조했다.

지멘스EDA 수석 부사장인 조셉 사위키(Joseph Sawicki)는 기조연설을 통해 “디지털화는 반도체 산업의 혁신 속도에 힘입어 모든 사업 분야에서 가속화되고 있다. 이러한 역동성을 기반으로 업계 분석가들은 반도체 부문의 매출이 2030년대 초에는 수 조 달러라는 놀라운 실적을 달성할 것으로 예측하고 있다. 그러나 차세대 SoC는 복잡한 시스템 형태로 구성될 것이기 때문에 소프트웨어 성능이 갈수록 더 반도체의 성공 여부를 좌우하게 될 것이다.”며, “따라서 이러한 환경에서 반도체의 지속 가능성을 발전시키기 위해서는 실리콘에서 시스템(Silicon to systems)이라는 비전이 필요하다.”고 강조했다.

디지털화는 단순히 혁신적인 스마트 기기의 출현에 그치지 않고 이를 중심으로 디지털 인프라를 연결시켜 ‘대규모 에코시스템‘을 구축하게 된다. 디지털화는 산업 전반에 걸쳐 확산되고 있다. IIoT(Industrial IOT) 분야에서는 공장 전체에 걸쳐, 해당 설비에서 수집되는 데이터를 결합해 그 수율과 신뢰성 및 품질을 실시간으로 분석할 수 있다.

특히 최근 가장 놀라운 동향은 비디오 연결 장치에서 데이터 트래픽이 폭발적으로 증가하고 있다는 점이다. 이러한 변화에 따라 센서는 물론, 엣지 기반의 데이터 프로세싱, 네트워크 상의 통신, 무선 주파수 전송 및 데이터 센터 등에서는 수많은 반도체 디바이스가 필요하게 된다. 즉 디지털화가 가속화될 수록 반도체 시장의 폭발적인 성장으로 이어질 것이며, 최근 자료에 따르면, 2030년대 초에는 반도체 시장 규모가 1조 달러에 이를 것이라고 예상되고 있다.

디지털화가 가속화될 수록 반도체 시장의 폭발적인 성장으로 이어질 것이며, 2030년대 초에는 반도체 시장 규모가 1조 달러에 이를 것이라고 예상되고 있다.

조셉 사위키 수석 부사장은 “지멘스 EDA는 고객들이 디지털화를 기반으로 성공적인 비즈니스를 수행할 수 있도록 기술 스케일링을 통해 새로운 노드와 3D 통합을 실현하고, 설계 스케일링으로 기술 스케일링에 의해 제공되는 추가 기능들을 활용할 수 있도록 지원하는 것은 물론, 시스템 스케일링으로 전체 시스템에 탑재된 칩들의 디지털 트윈을 효과적으로 검증할 수 있도록 할 것이다. 그리고 이 모든 것들은 AI에 기반하고 있다.”고 밝혔다. 

지난 10년~15년간, 무어의 법칙은 이제 종말을 맞이했으며 새로운 노드가 그다지 유용하지 않은데다가 새로운 노드의 출현도 부정적이었다. 하지만 이제는 5nm에서 3.5nm로, 그리고 2nm를 거쳐 1.5nm로 분명하게 나아가고 있다.

아키텍처와 설계 프로세스의 통합 최적화, 툴과 창의적인 설계 및 EDA 툴의 결합이 이루어짐에 따라, 노드 스케일링이 종말을 맞이하고 있음에도 불구하고 이러한 디바이스의 CPU 성능은 10배나 향상되었으며, GPU 성능은 23배나 향상되었다.

지멘스 EDA는 프리 실리콘 분석 프로그램인 Calibre SONR와 포스트 실리콘 측면의 DFT(Design For Test)와 같은 다양한 기술 스케일링을 솔루션을 통해 반도체의 발전을 주도해 왔다. 또한 머신러닝을 이용함으로써 이전에는 불가능했던 통찰력을 제공할 수 있게 되어, 칩에 들어가는 스탠다드 셀과 아날로그 디바이스를 설계하고 분석하며 특성분석 하는 작업을 크게 변화시켰다.

설계 스케일링 측면에서 달러 및 와트 당 성능을 향상시키기 위해 상위수준 합성(HLS)을 통해 이러한 칩을 구조적으로 적절한 수준에서 설계할 수 있도록 지원하고 있다. 즉 RTL을 설계하는 대신, 아키텍처 수준인 C, System C 및 C+ 레벨에서 설계 작업을 수행할 수 있다.

지멘스 EDA는 기술 스케일링을 통해 새로운 노드와 3D 통합을 실현하고, 설계 스케일링으로 기술 스케일링에 의해 제공되는 추가 기능들을 활용할 수 있도록 지원하는 것은 물론, 시스템 스케일링으로 전체 시스템에 탑재된 칩들의 디지털 트윈을 효과적으로 검증할 수 있도록 지원하고 있다.

시스템 스케일링은 훨씬 더 복잡해지고 있는 시스템의 검증 문제에 대응하기 위한 것이다. 코어의 수나 특정 애플리케이션 또는 특정 분야용 서브시스템의 수가 증가하고 있으며, 메모리의 복잡성과 캐시 일관성 같은 문제를 처리해야 하는 등 단일 칩의 통합 복잡성으로 인해 검증 문제는 매우 까다로워졌다.

현재 반도체 분야에서는 디지털 트윈을 통해 설계 및 시뮬레이션이 진행되고 있다. 이는 실제 소프트웨어 스택을 결합하여 이를 통합 모델링된 환경에서 실행하여 트윈을 만든 다음, 이를 에뮬레이트하여 소프트웨어가 실행되고 있는 상태에서 디버깅을 수행하는 것이다. 이처럼 설계 측면을 넘어 반도체 자체의 디지털화가 실현되고 있다.